SWITCHING POWER UNIT

Patent number:

JP11313479

Publication date:

1999-11-09

Inventor:

YASUZAWA SEIICHI

Applicant:

JAPAN RADIO CO LTD

Classification:

- international:

H02M3/28; H02M7/21; H02M3/24; H02M7/21; (IPC1-7):

H02M3/28; H02M7/21


- european:

Application number: JP19980134589 19980428 **Priority number(s):** JP19980134589 19980428

Report a data error here

Abstract of JP11313479

PROBLEM TO BE SOLVED: To provide a power unit, the conversion efficiency of which can be improved while the breakage of circuit parts resulting from the variation of the operating conditions of the unit, environmental conditions, etc., is prevented. SOLUTION: A switching power unit 1 is provided with a main switching element 4 which switches a supplied input direct current, auxiliary switching element 21, 23, 31 and 33 the turning-on/off of which is controlled in accordance with the turning-on/off timings of the main switching element 4, and a switching control section 6 which generates control signal corresponding to the output voltage of the power unit, a level shift signal having a prescribed signal level difference with respect to the signal level of the control signal, and switching signals for controlling the turning-on/off of the main switching elements 4 and auxiliary switching elements 21, 23, 31, and 33 based on comparison signals. The switching control section 6 controls the signal level difference, based on at least either the operating conditions of the power unit or environmental conditions.



Data supplied from the **esp@cenet** database - Worldwide

(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-313479

(43)公開日 平成11年(1999)11月9日

(51) Int.Cl. ⁶	
H02M	

識別記号

FΙ

H02M 3/28 F

3/28 7/21

7/21

Α

審査請求 未請求 請求項の数3 FD (全 7 頁)

(21)出願番号

(22)出顧日

特顧平10-134589

平成10年(1998) 4月28日

(71)出願人 000214836

長野日本無線株式会社

長野県長野市稲里町下氷鉋1163番地

(72)発明者 安沢 精一

長野県長野市稲里町下氷鮑1163番地 長野

日本無線株式会社内


(74)代理人 弁理士 酒井 伸司

(54) 【発明の名称】 スイッチング電源装置

(57)【要約】

装置の動作条件や環境条件などの変化に起因 する回路部品の破壊を防止しつつ、装置の変換効率を向 上させることが可能な電源装置を提供する。

【解決手段】 供給された入力直流をスイッチングする 主スイッチング索子4と、主スイッチング索子4のオン ・オフタイミングに応じてオン・オフ制御される副スイ ッチング索子21, 23, 31, 33と、装置の出力電 圧に応じた制御信号、制御信号の信号レベルに対して所 定の信号レベル差を有するレベルシフト信号、および比 較信号に基づいて主スイッチング素子4および副スイッ チング素子21、23、31、33をオン・オフ制御す るためのスイッチング信号を生成するスイッチング制御 部6とを備えているスイッチング電源装置1において、 スイッチング制御部6は、装置の動作条件および環境条 件の少なくとも一方に基づいて所定の信号レベル差を制 御する。



【特許請求の範囲】

【請求項1】 供給された入力直流をスイッチングする主スイッチング素子と、前記主スイッチング素子のオン・オフタイミングに応じてオン・オフ制御される副スイッチング素子と、装置の出力電圧に応じた制御信号、当該制御信号の信号レベルに対して所定の信号レベル差を有するレベルシフト信号、および比較信号に基づいて前記主スイッチング素子および前記副スイッチング素子をオン・オフ制御するためのスイッチング信号を生成するスイッチング制御部とを備えているスイッチング電源装置において、

前記スイッチング制御部は、装置の動作条件および環境 条件の少なくとも一方に基づいて前記所定の信号レベル 差を制御することを特徴とするスイッチング電源装置。

【請求項2】 前記スイッチング制御部は、複数の前記 レベルシフト信号に対して前記信号レベル差を個別的に 制御可能に構成されていることを特徴とする請求項1記 載のスイッチング電源装置。

【請求項3】 前記スイッチング制御部は、前記入力直流の電圧、当該入力直流の電流、前記装置の出力電圧、当該装置の出力電流、前記スイッチング信号の周波数、特定部品の温度、特定部位の温度、および周囲温度の少なくとも1つを、前記装置の動作条件および環境条件の少なくとも一方として前記所定の信号レベル差を制御することを特徴とする請求項1または2記載のスイッチング電源装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、スイッチングによって直流電圧を生成するスイッチング電源装置に関し、詳しくは、いわゆる同期整流方式により直流電圧を生成するのに適したスイッチング電源装置に関するものである。

[0002]

【従来の技術】この種のスイッチング電源装置として、 図3に示すフォワード型の電源装置51が従来から知ら れている。この電源装置51は、スイッチング用のトラ ンス52を備えており、トランス52の一次巻線52a 側に、コンデンサ3、FET4およびスイッチング制御 部53を備え、二次巻線52b側に、ダイオード57、 ボディダイオードであるダイオード24を有する同期整 流用のFET23、チョークコイル25およびコンデン サ26を備えている。この場合、スイッチング制御部5 3は、レベルシフト信号生成回路54、三角波生成回路 12および比較回路55を備えている。レベルシフト信 号生成回路54は、装置の目標出力電圧と実際の出力電 圧との差電圧を誤差増幅して生成された制御信号SC の 電圧値を一定電圧分レベルシフトすることによりレベル シフト信号S21を生成する。三角波生成回路12は、所 定周波数の三角波信号STRを生成する。また、比較回路

55は、制御信号SC の電圧値と三角波信号STRの電圧値とを比較すると共にレベルシフト信号S21の電圧値と三角波信号STRの電圧値とを比較することにより、FE T 4. 23をオン・オフ制御するためのスイッチング信号S22、S23を生成する。なお、スイッチング信号S23は、比較回路55の内部に配設されている絶縁用のフォトカップラを介してFET23のゲートに出力される。【0003】この電源装置51では、入力電圧が供給されると、三角波生成回路12が、図4(a)に示す三角波信号STRを生成すると共に、レベルシフト信号生成回路54が、制御信号SCの電圧値に対して一定の電圧値 Δ V11分だけ低電圧のレベルシフト信号S21(同図

(a) 参照) を生成する。次いで、比較回路55が、制 御信号SC の電圧値と三角波信号STRの電圧値とを比較 することにより同図(b)に示すスイッチング信号S22 を生成し、生成したスイッチング信号S22をFET4の ゲートに出力する。同時に、比較回路55は、レベルシ フト信号S21の電圧値と三角波信号STRの電圧値とを比 較することにより同図(c)に示すスイッチング信号S 23を生成し、生成したスイッチング信号S23をFET2 3のゲートに出力する。この場合、レベルシフト信号S 21と制御信号SC との間に電圧値ΔV11の差があるた め、スイッチング信号S22の立ち上がりエッジおよび立 ち下がりエッジとスイッチング信号S23の立ち下がりエ ッジおよび立ち上がりエッジとの間には、この電圧値 **△** V11と三角波信号 STRの傾きとで決定される休止時間 T Dが形成され、これにより、両スイッチング信号S22. S23が同時にハイレベルにならないようになっている。 【〇〇〇4】この状態では、まず、FET4が、スイッ チング信号S22がロウレベルからハイレベルに制御され た時からターンオン時間分遅れてオン状態になり、この 際には、図3に示す向きの電圧V2 を二次巻線52bに 発生させる。これにより、同図に示す向きの電流 12 が 二次巻線52b、ダイオード57、チョークコイル2 5、コンデンサ26および二次巻線52bからなる電流 経路を流れる。この後、FET4は、スイッチング信号 S22がハイレベルからロウレベルに制御された時からタ ーンオフ時間分遅れてオフ状態になる。この場合、電流 12 は流れなくなるが、フリーホイーリング電流 13 が、チョークコイル25、コンデンサ26、ダイオード 24およびチョークコイル25からなる電流経路を流れ 始める。

【0005】次いで、FET23が、スイッチング信号 S23がロウレベルからハイレベルに制御された時からターンオン時間分遅れてオン状態になり、この際には、フリーホイーリング電流 I3が、ダイオード24に代えて FET23を流れ始める。この場合、ダイオード24による電力損失よりもFET23による電力損失が小さいため、電力損失が低減される。この後、チョークコイル 25に蓄積されていたエネルギーの放出が行われている

間において、FET23が、スイッチング信号S23がハイレベルからロウレベルに制御された時からターンオフ時間分遅れてオフ状態に制御される。次いで、スイッチング信号S22が、再びロウレベルからハイレベルに制御され、以後、上記した動作を繰り返す。

【0006】このように、この電源装置51では、FET4.23のターンオン時間およびターンオフ時間分の動作遅れを見込んでスイッチング信号S22とスイッチング信号S23との間に休止時間TDを予め設け、FET4とFET23の同時オン状態を回避することによりFET4.23やダイオード57などの過電流に起因する破壊を防止すると共に、電力損失の低減を図っている。

[0007]

【発明が解決しようとする課題】ところが、この従来の 電源装置51には、以下の問題点がある。すなわち、例 えば、入力電圧や負荷電流が変化した場合、FET4の ターンオン時間およびターンオフ時間(以下、これらを 総称して「応答時間」ともいう)が変動する。このた め、休止時間TDが短ければ、FET4のターンオフ時 間が長くなったときには、FET4. 23が同時にオン 状態になる事態が生じ、かかる場合には、電流 I2 が F ET23を流れることにより、ダイオード57やFET 23が過電流によって破壊されるという問題がある。-方、FET4.23の同時オン状態を回避すべく、電圧 値ΔV11を大きくすることにより休止時間TDを長い時 間に設定することもできる。しかし、かかる場合には、 FET4のターンオフ時間が短くなったときに、フリー ホイーリング電流 13 がダイオード24を流れる時間 が、必要以上に長くなる。この結果、ダイオード24に よる電力損失が増大するという弊害が生じる。特に、三 角波信号STRの周波数が高ければ高いほど、この弊害は 顕著となる。

【0008】また、周囲温度などの環境条件や、負荷電流の変化に起因してのFET4、23自身の温度が変化した場合にも、そのFET4、23の応答時間が変動するため、上記した不都合が生じる。このように、この電源装置51では、FET4、23の応答時間の変動に起因して、回路部品が過電流に起因して破壊される事態が生じるか、または、これを回避しようとしたときには、電力損失が増大するという問題点がある。

【0009】本発明は、かかる問題点に鑑みてなされたものであり、装置の動作条件や環境条件などの変化に起因する回路部品の破壊を防止しつつ、装置の変換効率を向上させることが可能な電源装置を提供することを主目的とする。

[0010]

【課題を解決するための手段】上記目的を達成すべく請求項1記載のスイッチング電源装置は、供給された入力 直流をスイッチングする主スイッチング素子と、主スイッチング素子のオン・オフタイミングに応じてオン・オ フ制御される副スイッチング素子と、装置の出力電圧に応じた制御信号、制御信号の信号レベルに対して所定の信号レベル差を有するレベルシフト信号、および比較信号に基づいて主スイッチング素子および副スイッチング素子をオン・オフ制御するためのスイッチング信号を生成するスイッチング制御部とを備えているスイッチング電源装置において、スイッチング制御部は、装置の動作条件および環境条件の少なくとも一方に基づいて所定の信号レベル差を制御することを特徴とする。

【0011】請求項2記載のスイッチング電源装置は、 請求項1記載のスイッチング電源装置において、スイッ チング制御部は、複数のレベルシフト信号に対して信号 レベル差を個別的に制御可能に構成されていることを特 徴とする。

【0012】請求項3記載のスイッチング電源装置は、請求項1または2記載のスイッチング電源装置において、スイッチング制御部は、入力直流の電圧、入力直流の電流、装置の出力電圧、装置の出力電流、スイッチング信号の周波数、特定部品の温度、特定部位の温度、および周囲温度の少なくとも1つを、装置の動作条件および環境条件の少なくとも一方として所定の信号レベル差を制御することを特徴とする。

[0013]

【発明の実施の形態】以下、添付図面を参照して、本発明に係るスイッチング電源装置の好適な実施の形態について説明する。なお、従来の電源装置51と同一の構成要素については、同一の符号を付して重複した説明を省略する。

【0014】図1に示すように、電源装置1は、フォワード型のDC/DCコンパータで構成されている。電源装置1は、スイッチング用のトランス2を備えおり、トランス2の一次巻線2a側に、コンデンサ3、主スイッチング素子としてのFET4、入力電流値に応じた検出信号SDを出力する入力電流検出回路5、スイッチング制御部6、および一次巻線2a側の一次回路と二次巻線2b側の二次回路とを互いに絶縁する絶縁回路としてのパルストランス7a~7dを備えている。

【 O O 1 5 】また、電源装置 1 は、トランス 2 の二次巻線 2 b 側に、ボディダイオードであるダイオード2 2 を有する副スイッチング素子としてのFET21、ボディダイオードであるダイオード2 4 を有する副スイッチング素子としてのFET23、チョークコイル2 5 およびコンデンサ2 6 を備えている。さらに、電源装置 1 は、トランス 2 の二次巻線 2 c 側に、ボディダイオードであるダイオード3 2 を有する副スイッチング素子としてのFET3 1、ボディダイオードであるダイオード3 4 を有する副スイッチング素子としてのFET3 3、チョークコイル3 5 およびコンデンサ3 6 を備えている。

【0016】一方、上記したスイッチング制御部6は、 レベルシフト信号生成回路11、三角波生成回路12お

よび比較回路13を備えている。レベルシフト信号生成 回路11は、制御信号SC の電圧値に対して、所定電圧 分レベルシフトした電圧値のレベルシフト信号S1~S 5を生成する。また、レベルシフト信号生成回路11 は、入力電流値に対するFET4のターンオン時間およ びターンオフ時間、並びにFET21, 23, 31, 3 3のターンオン時間およびターンオフ時間などの応答時 間データを記憶するROMと、この応答時間データに従 って制御信号SCの電圧値に対するレベルシフト信号S 1~S5のレベルシフト値を決定するCPUとを内蔵し ている。三角波生成回路12は、本発明における比較信 号に相当しスイッチング周波数と等しい周波数の三角波 信号STRを生成する。比較回路13は、FET4、2 1, 23, 31, 33をそれぞれオン・オフ制御するた めのスイッチング信号S6、S7、S8、S9、S10 を生成する。

【0017】次に、電源装置1の全体的な動作について、図2を参照して説明する。なお、電源装置1の出力電圧の生成動作自体は、電源装置51のスイッチング動作と基本的に同一のため、ここでは、主としてスイッチング制御部6による各FET4,21,23,31,33に対する制御動作について説明する。

【0019】次いで、比較回路13が、制御信号SCと三角波信号STRとを比較することにより生成したスイッチング信号S6(同図(b)参照)をFET4のゲートに出力する。また、比較回路13は、同図(c)~(e)に示すスイッチング信号S7~S10をFET21.23,31,33の各ゲートに出力する。この場合、スイッチング信号S7.S9は、同図(c)に示すように、スイッチング信号S6に同期してハイレベルとなり、三角波信号STRの電圧値がレベルシフト信号S1の電圧値を下回ったときにハイレベルからロウレベルとなる。また、スイッチング信号S8およびスイッチング信号S10は、それぞれ、同図(d).(e)に示すよ

うに、三角波信号STRの電圧値がレベルシフト信号S2

およびレベルシフト信号S5の電圧値を下回ったときに、ロウレベルからハイレベルとなり、かつ、三角波は号STRの電圧値がレベルシフト信号S3およびレベルからコト信号S4の電圧値を超えたときにハイレベルとなる。この際に、FET4,21,23,31、33は、ゲートに入力されたスイッチング信号がハイレベルのときに、それぞれオン状態に制御される。【OO20】この場合、上記した電圧値ΔV1~ΔV5に対する電圧値制御において、CPUは、その際のT2に対する電圧値に応じたFET4のターンオフ時間と、FET21、31のターンオフ時間との時間差に基づいで動した。「で電圧を1、31のターンオフ時間との時間差に基づいで動した。「で電圧と1、31のターンオフ時間との時間差に基づいで動した。「で電圧と1、31がオフ状態になるのとほぼ同時にFET21、31がオフ状態になるのとほぼ同時にFET21、31がオフ状態になるのとほぼ同時にFET21、31がオフ状態になるのとほぼ同時にFET21、31がオフ状態になるのとほぼ同時にFET21、31がオフ状態に

【0021】以上の電圧値ΔV1についての電圧値制御により、FET4がオン状態のときにトランス2の二次巻線2b、2cから出力される電流は、その大部分がFET21、31を流れ、ダイオード22、32をほとんど流れない。したがって、動作条件や環境条件に応じてFET4、21、31のオフタイミングを制御しる電流の多くがダイオード22、32を流れてしまう場合と比定して、その際の電力損失を大幅に低減することができる。同時に、FET4がオフ状態のときには、FET21、31が必ずオフ状態になるため、FET4がオフスは態のときに二次巻線2b、2cにそれぞれ発生するフィバック電圧に基づく電流が流れることに起因してのトランス2におけるコアのリセット不良を確実に防止することができる。

【OO22】また、CPUは、上記した電圧値 ΔV1~ △∨5に対する電圧値制御において、その際の入力電流 値に応じたFET4のターンオフ時間と、FET23の ターンオン時間との時間差に基づいて電圧値△∨2を決 定すると共に、その際の入力電流値に応じたFET4の ターンオフ時間と、FET33のターンオン時間との時 間差に基づいて電圧値ΔV5を決定する。さらに、CP Uは、その際の入力電流値に応じたFET4のターンオ ン時間と、FET23のターンオフ時間との時間差に基 づいて電圧値△∨3を決定すると共に、その際の入力電 流値に応じたFET4のターンオン時間と、FET33 のターンオフ時間との時間差に基づいて電圧値△∨4を 決定する。これにより、入力電流値が変動したとして も、CPUによって、FET4がオフ状態になった直後 にFET23、33がオン状態になり、かつ、FET4 がオン状態になる以前にFET23、33がオフ状態に なる。同時に、FET21、31がオン状態からオフ状 態になった直後にFET23、33がオフ状態からオン 状態になり、かつFET23、33がオン状態からオフ

状態になった以後にFET21.31がオフ状態からオン状態になる。

【0023】この結果、FET4がオフ状態になった後にチョークコイル25.35から放出されるフリーホイーリング電流は、その大部分がFET23.33を流れ、ダイオード24.34をほとんど流れない。したがって、最適なタイミングでFET4.21.23.31.33をオン・オフ制御することができ、これにより、動作条件や環境条件に応じてFET4.21.23のオン・オフタイミングを制御しないことに起因してフリーホイーリング電流の多くがダイオード24.34を流れてしまう場合と比較して、その際電力損失を大幅に低減することができる。同時に、FET21.23の同時オン状態、およびFET31.33の同時オン状態を共に回避することができるため、FET4.21.23.31.33の過電流による破壊を確実に防止することができる。

【0024】なお、本発明は、上記した実施の形態に限定されず、その構成を適宜変更することができる。例えば、本発明の実施形態では、入力電流値に基づいて電圧値 Δ V1~ Δ V5の各電圧値を制御しているが、本発明は、これに限定されず、FET4,21,23,31,33の応答時間に影響を与える他の要素に応じて電圧は、装置の入力直流の電圧値、装置の出力電圧、装置の入力直流の電圧値、装置の出力電圧、装置の入力直流の電圧値、装置の出力電圧、装置の出力電圧、装置の入力直流の電圧値、装置の出力電圧、装置の入力直流の電圧値、装置の出力電圧、装置の入力直流の電圧値、装置の出力電圧、表置の入力を関連を表した。またできるの限度、これらのFET近傍の温度、およびに、FET4,21,23,31,33などの特定部品の温度、これらのFET近傍の温度、および間囲温度などの環境条件を要素とすることができる。また、電圧値 Δ V1~ Δ V5の極性および電圧値は適宜変更することが可能である。

【0025】さらに、本発明の実施の形態では、スイッチング信号S7、S9を同一のタイミングで制御しているが、本発明は、これに限定されず、レベルシフト信号の数を増加することにより、装置の動作条件などに応じて、すべてのスイッチング信号S7~S10をそれぞれ異なるタイミングで制御することもできる。

【0026】また、本発明の実施の形態では、比較信号の信号波形を三角波としているが、本発明は、これに限定されず、正弦波としてもよいし、鋸波としてもよい。また、本発明の実施の形態では、フォワード方式のスイッチング電源装置を例に挙げて説明したが、本発明は、フライバック方式のスイッチング電源装置にも適用することができる。また、本発明の実施の形態では、レベルシフト信号生成回路11内にCPUやROMを配設した構成について説明したが、これらを用いずに構成することもできるし、スイッチング制御部6全体を例えばDSPなどで構成することもできる。

【OO27】さらに、本発明の実施の形態では、主スイッチング素子としてのFET4と、副スイッチング素子

としての同期整流用のFET21、23、31、33とを同期させてオン・オフ制御する例について説明したが、本発明は、これに限定されず、主スイッチング素子(例えばFET4)のオン・オフ動作と、これに同期する信号の送出用の副スイッチング素子や、並列運転などの各種の動作用の副スイッチング素子とを同期させてオン・オフ制御することができる。

[0028]

【発明の効果】以上のように、請求項1記載のスイッチング電源装置によれば、スイッチング制御部が装置の動作条件および環境条件の少なくとも一方に基づいて主スイッチング素子および副スイッチング素子をオン・オフ制御するためのスイッチング信号を生成することにより、最適なタイミングで主スイッチング素子および副スイッチング素子をオン・オフ制御することができ、これにより、回路部品の過電流による破壊を防止することができると共に、装置の変換効率を向上させることができる。

【 O O 2 9 】また、請求項2 記載のスイッチング電源装置によれば、スイッチング制御部が複数のレベルシフト信号に対して信号レベル差を個別的に制御可能に構成されていることにより、単一のレベルシフト信号のみに基づいて主スイッチング素子および副スイッチングオン・オフを制御することができる結果、装置の変換効率を、より向上させることができる。

【 0 0 3 0 】さらに、請求項3 記載のスイッチング電源装置によれば、各種の動作条件や環境条件に応じて主スイッチング素子および副スイッチング素子のオン・オフを制御することにより、より確実に、回路部品の過電流による破壊を防止することができると共に装置の変換効率を向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態に係る電源装置の回路図である。

【図2】本発明の実施の形態に係る電源装置の動作を説明するための電圧波形図であって、(a)は三角波信号STR、制御信号SC および各レベルシフト信号S1~S5の電圧波形図、(b)はスイッチング信号S6の電圧波形図、(c)はスイッチング信号S7.S9の電圧波形図、(d)はスイッチング信号S8の電圧波形図、

(e) はスイッチング信号S10の電圧波形図である。 【図3】従来の電源装置の回路図である。

【図4】従来の電源装置の動作を説明するための電圧波形図であって、(a)は三角波信号STR、制御信号SC およびレベルシフト信号S21の電圧波形図、(b)はスイッチング信号S22の電圧波形図、(c)はスイッチング信号S23の電圧波形図である。

【符号の説明】

1 電源装置

4 FET

6 スイッチング制御部

11 レベルシフト信号生成回路

12 三角波生成回路

13 比較回路

21 FET

23 FET

31 FET

33 FET


S1~S5 レベルシフト信号

S6~S10 スイッチング信号

SC 制御信号

STR 三角波信号

【図1】



[図2]

